nasıl Verilog

Question

Örneğin

satırlara içine uzun ifadeleri ayırabilirsiniz, ben tek bir uzun deyimi var?

Answer 1

Belirtilen dizeyi ayırmanız gerekir.

Daha genel

module tb; 

initial begin 
    integer input_data = 1; 
    integer output_data = 0; 
    integer result  = 55; 
    $display("input_data: %x " , input_data, 
      "output_data: %x " , output_data, 
      "result: %x "  , result); 
end 

endmodule 

/* 

Outputs: 

input_data: 00000001 output_data: 00000000 result: 00000037 

*/ 

Answer 2

, ayrıca dize birleştirme operatörü kullanabilirsiniz: Burada bir yoludur { "dize1", "dize2", "String3"}