VHDL'de yığının veya sıranın davranışını nasıl taklit edebilirim? Herhangi bir işaretçi?VHDL'de yığın/sıra gibi veri yapıları nasıl uygulanır?
Bitlerin mantıksal kaydırma işlemi gibi bazı şeyleri kullanmayı düşünmüştüm, ancak yığının boş olduğu veya yığın taşması durumunun kısıtlarını nasıl kontrol edeceğimi nasıl kontrol ettim?
Peter Ashenden adlı kitap "The Designer's Guide to VHDL" kitabını kullanarak başlayabilirsiniz. Bölüm 19'da bir Queuing Network'ü uygular ve VHDL'de kuyrukların nasıl uygulanacağını açıklamak için uzun bir süre geçer. Bu kitap için VHDL dosyalarını alabilirsiniz: http://www.csee.umbc.edu/help/VHDL/ashenden/ch_19/
VHDL/Verilog'da çalışıyorsanız bir FIFO uygulamak isteyeceksiniz. Eğer bu, gerçek bir FPGA'da başlatılacaksa, FIFO'yu FPGA'daki ram'ı bloke etmek için okuma ve yazma işaretçileriyle modelleyeceksiniz.
bir yığın uygulamak etmeyin ... OpenCores de iyi gelişmiş uygulamasını kontrol edin. FPGA satıcısının çekirdeğini kullanın.
Satıcıların çekirdeklerini kullanmamaya itiraz ediyorum. Çıkarılan mantık, bir tedarikçi çekirdeği kadar verimli olma potansiyeline sahiptir. Ayrıca tasarım teknolojinizi bağımsız hale getirerek, FPGA satıcılarını değiştirme veya farklı ASIC teknolojilerini hedefleme seçeneği sunar. – Philippe
Bir RAM Bileşeni oluşturabilir ve FIFO, LIFO veya istediğiniz her tür veri yapısını kullanabilirsiniz.
Yığına ihtiyacınız varsa, RAM Bileşenini yaptıktan sonra bunun için Adres veriyolu kullanmıyorsanız, Yığın Üstü adresi içeren bir değişken oluşturun. daha sonra POP ile düşürün (önce çıkışı Veri Veri Yolu'na gönderin) ve PUSH ile arttırın (daha sonra girişi TOS'a [yığınının üstüne] Değişkendir) kaydedin.
Daha fazlasına ihtiyacınız varsa size daha fazla bilgi verebilirim ...
"Davranışı benzetimini" sorgularsınız. Sentezlenebilir kod yazmak istiyor musunuz (bu donanıma gider) veya simülasyonunuz için kod ister misiniz? Bu, VHDL yapılarının kullanabileceği büyük bir fark yaratır. – Philippe