vhdl

5ısı

4cevap

VHDL - İki 8 bitlik vektörleri 9 bitlik bir vektöre ekleme

Bu oldukça basit bir sorudur, ancak bu çalışmayı henüz yapamamış veya Google'da herhangi bir arama yapamıyorum ya da burada gerçekten yararlı bir şey ortaya çıktı . Tüm yapmaya çalıştığım iki 8 bitlik

5ısı

1cevap

Modelim üzerinden vhdl simülasyonu için VCD dökümü. NASIL?

İlk kez bir VCD oluşturmaya çalışıyorum ve bazı sıkıntılar alıyorum. ben varlık sim_minimips ihtiva bench_minimips.vhdl adında bir testbençi var. Ben bunu taklit etmek ve bunun dışında bir VCD almak i

5ısı

2cevap

Verilog soru işareti (?) Operatörü

Bir verilog programını vhdl'ye çevirmeye çalışıyorum ve verilog programında soru işareti (?) Operatörünün kullanıldığı bir ifadeye rastladım. Aşağıdaki, verilog kodudur; 1 module music(clk, speaker);

9ısı

3cevap

Büyük VHDL test tezgahları nasıl yönetilir

Farklı VHDL projelerinde tekrar tekrar gördüğüm bir problem, üst düzey test tezgahlarının her zaman büyük ve organize olmasının zor olmasıdır. Temel olarak, EVERY test sinyalinin kontrol edildiği veya

5ısı

3cevap

VHDL numeric_std imzalı/imzasız için taşma tanımlandı mı

2**MAX - 1 değerini içeren bir unsigned(MAX downto 0) varsa, VHDL (87 | 93 | 200X) standartları, bunu tek tek artırdığımda ne olacağını tanımlar mı? (Ya da, benzer şekilde, ne zaman sıfırdan teker ola

10ısı

1cevap

VHDL'de std_logic_vector nasıl "dilimlenir"?

VHDL'de küçük bir şey geliştiriyorum ve oldukça yeni. Daha büyük bir std_logic_vector'ı daha küçük bir dilime nasıl bölebileceğimi bulmakta zorlanıyorum. signal allparts: std_logic_vector(15 downto 0)

5ısı

1cevap

Gerçek dönüştürme işlevinin tamsayısı

VHDL'de bir tamsayı tipi nesneyi gerçek bir türe dönüştürmek için ortak bir dönüştürme işlevi var mı? Bu bir test tezgahı içindir, bu yüzden sentezlenebilirlik bir sorun değildir.

11ısı

2cevap

VHDL

'da birden çok sıfır içeren bir çıkış nasıl bildirilir Merhaba, bu komutu değiştirmek için bir yol bulmaya çalışıyorum: Bus_S <= "0000000000000000000000000000000" & Ne;, daha kullanışlı bir şeyle. Sıf

10ısı

2cevap

VHDL'de üçlü operatör var mı?

Üçüncül operatörün düzgünlüğünü ve cümlecikleri seviyorum. Bu kullanıcı vhdl'de var mı? Aramam tam tersiydi. Ayrıca ne zaman bir deyim olduğunu kontrol ettim, ama bir operatör değil, ve ben de bu süre

5ısı

2cevap

VHDL: CLK ve RESET işlemi nasıl kullanılır?

Spartan 3E kartı için VGA denetleyicisi için VHDL kodu yazdım. Kod, aşağıdaki kodda sıfırlama ve clk işlemi olmaksızın iyi çalışır ve çalışır. Ancak işlemi (reset, clk) ekledikten sonra h_count ve v_c