Nesne kullanılıyor, ancak bildirilmiyor?

Question

Ben şu VHDL kodu, bir projenin onun bir varlık:

library ieee; 
use ieee.std_logic_1164.all; 
library work; 
use work.typedef.all; 

entity uc is 
    port(faaaa: in std_logic_vector(15 downto 0); 
      phi: in std_logic; 
      isDirect,isRam,jmp,store,NarOut,arpOut:out std_logic); 
    end entity uc; 

architecture b8 of ua is 
    signal instt : std_logic_vector(15 downto 0); 
    signal bit7: std_logic; 
     begin 
      bit7<='0'; 
      instt <= faaaa; 
      .... 
      process(phi) is 
      .... 
      end process; 
end architecture b8; 

hata söylüyor:

nesne "faaaa" kullanılan ancak

ilan yapmıyorsa ne Burada yanlış mı yapıyorum?

Answer 1

Varlığınıza uc adı verilir, ancak b8 mimarisi ua'dur.